Correcao Esquematico Kicad Energy Harvesting + Layout Pcb 4-layer (e-peas Aem + Ltc3588)

Procuro engenheiro electronico experiente para corrigir esquematico KiCad existente de um sistema de energy harvesting multi-fonte para IoT autonomo, resolver 10 issues tecnicas ja identificadas numa revisao, e fazer layout PCB pronto para fabrico.

O que ja esta feito (entrego ao candidato seleccionado):

- esquematico kicad com todos os blocos definidos
- documento de revisao tecnica com 10 issues identificados (4 criticos, 3 altos, 3 medios) e solucoes recomendadas
- bom com componentes seleccionados
- documento de especificacao de interfaces
- prompt original de design com arquitectura completa

o esquematico tem 4 erros criticos ja identificados:

1. Cold-start deadlock: MCU nao arranca porque MOSFETs estao OFF e nao ha caminho de energia. Solucao: canal solar como bootstrap sem MOSFET.
1. Sobretensao V_BUS: supercap a 4.5V entrega 4.2V ao STM32 (max 3.6V). Solucao: adicionar LDO 3.3V (MCP1700-3302E).
1. LTC3108 configuracao tensao errada: pinos VS1/VS2 flutuantes dao 5V em vez de 3.3V. Solucao: VS1=GND, VS2=VAUX.
1. AEM13920 pinout incorrecto: nomes de pinos nao correspondem ao datasheet. Solucao: redesenhar simbolo do datasheet oficial e-peas.

O que preciso:

1. Corrigir os 10 issues do documento de revisao

- 4 criticos (obrigatorio resolver todos)
- 3 altos (obrigatorio resolver)
- 3 medios (recomendado resolver)
- documento de revisao completo sera fornecido

1. Redesenhar simbolo aem13920 em kicad

- a partir do datasheet oficial e-peas (qfn-28, 4x4mm)
- incluir interface i2c (endereco 0x41)
- mapear todos os 28 pinos correctamente

1. Adicionar circuito de bootstrap

- canal solar (aem10941) ligado directamente ao ldo sem mosfet
- mcu arranca com energia solar, depois controla outros canais

1. Adicionar ldo 3.3V

- Entre diodos OR-ing e V_BUS
- MCP1700-3302E (Iq=1.6uA) ou TPS7A02 (Iq=25na)

1. redesenhar power gates

- topologia com n-ch driver (2n7002) + pull-up ao vscap
- substituir controlo directo gpio que nao funciona a 4.5v

1. layout pcb

- pcb 4-layer, 60x60mm (max 70x70mm)
- separacao por zonas (1 zona por canal pmic+supercap)
- ground plane continuo layer 2
- thermal pads para qfn-28 com vias termicas
- headers para nucleo-l053r8 (dev board plug-in)
- jumper solder para seleccionar aem13920 vs ltc3108 no canal teg
- test points: v_scap1-4, 3.3v, gnd, sda, scl
- conectores jst-ph 2 pinos para cada fonte

1. ENTREGAVEIS

- Ficheiros KiCad actualizados (.kicad_sch + .kicad_pcb)
- Gerber prontos para fabrico jlcpcb
- bom final com mouser/digikey/lcsc part numbers
- relatorio das correcoes aplicadas (referenciando cada issue do documento de revisao)

componentes principais (ja seleccionados):

pmics (3 canais + 1 piezo):

- aem13920 (e-peas, belgica) qfn-28: teg dual-source mppt, 90%+ eficiencia, cold-start 275mv
- aem10941 (e-peas) qfn-28 x2: solar mppt + vawt (apos rectificacao), 90%+ eficiencia
- ltc3108 (analog devices) msop-12: alternativa teg ultra-low (cold-start 20mv), via jumper
- ltc3588-1 (analog devices) msop-10: piezo harvester pvdf (ponte interna, nao adicionar externa)

mcu:

- stm32l053r8t6 (lqfp-64) ou headers para nucleo-l053r8 dev board

armazenamento:

- 4x supercapacitor 0.22-0.47F 5.5V (1 por canal, dedicado)

Power Management:

- SI2301CDS P-ch MOSFET x4 (com gate driver N-ch 2N7002)
- LDO MCP1700-3302E 3.3V
- BAT54S diodos Schottky (OR-ing entre canais)

Monitorizacao:

- INA219 x2 (I2C current/power sensor)
- Divisores resistivos 100k/100k x4 (ADC leitura V_supercap)

REQUISITOS DO CANDIDATO:

- Experiencia comprovada com KiCad 7 ou 8 (portfolio obrigatorio)
- Experiencia com PMICs de energy harvesting (e-peas AEM, BQ25570, LTC3108 ou similar)
- Experiencia com design PCB multi-layer para IoT ultra-low-power
- Capacidade de ler e interpretar datasheets (e-peas QFN-28 especificamente)
- Conhecimento de cold-start, bootstrap, e power path design
- Disponibilidade para completar em 4-6 semanas