Implementación de un transmisor Arinc 429 con un interfaz de comunicación Axi usando un lenguaje de descripción hardware

El objeto de este proyecto es diseñar e implementar un transmisor arinc 429 con un
interfaz de comunicación axi usando un lenguaje de descripción hardware. También abarca el
diseño y ejecución de todos los tipos de simulación requeridos para hacer un IP Core precertificable,
así como la programación y testeo en la FPGA. Se realiza con las herramientas de
Xilinx Vivado y SDK para la programación y con Xsim, Modelsim y Octave para las simulaciones.

El diseño se aborda de forma modular, descomponiendo el proyecto en seis bloques y
cuatro fases de desarrollo. Los bloques son el esclavo axi, la fifo, la lógica de control, el
controlador de gap, el registro de desplazamiento y comprobación de paridad y el codificador.
Las fases de desarrollo son el diseño e implementación de los bloques, el diseño e
implementación de las simulaciones, la síntesis e implementación, y la programación en la
FPGA.